Requested Patent: JP8031841A

Title: STRUCTURE OF COMPLEMENTARY BIPOLAR TRANSISTORS:

Abstracted Patent: US5955775 ;
Publication Date: 1999-09-21 ;

Inventor(s): MIWA HIROYUKI (JP);

Applicant(s): SONY CORP (JP);

Application Number: US19950501634 19950712 ;

Priority Number(s): JP19940159732 19940712 ;

IPC Classification: H01L29/00; H01L27/082; H01L27/102;

Equivalents:

ABSTRACT:

A complementary bipolar transistor device, made of two separate conductive films such as two highly doped polysilicon films of opposite conductivity types. The doped polysilicon film is used for a base of NPN transistor and an emitter of a PNP transistor whereas the other doped polysilicon film is used for emitter of the NPN and a base of the PNP. The resulting base and emitter isolating structure is easy to fabricate, and self-aligned to the advantage of size reduction of individual devices.

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開平8-31841

(43) 公開日 平成8年(1996) 2月2日

(51) Int.Cl.⁶

識別記号 庁内整理番号 FΙ

技術表示箇所

H 0 1 L 21/331 29/73

H01L 29/72

(21)出願番号 特願平6-159732

(22)出願日 平成6年(1994)7月12日 (71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 三輪 浩之

東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 (74)代理人 弁理士 志賀 富士弥 (外1名)


審査請求 未請求 請求項の数5 OL (全5頁)

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【目的】 工程数の少なく、低コスト化が図れ、エミッ ターベースの分離を自己整合で行える相補型パイポーラ トランジスタの製造方法を提供する。

【構成】 電気的に分離されたポリシリコン膜20、2 4を形成し、ポリシリコン膜20を、NPNトランジス タのベース25、PNPトランジスタのエミッタ26に 用い、ポリシリコン購24を、NPNトランジスタのエ ミッタ27、PNPトランジスタのペース28に用いる ことにより、ベース、エミッタのイオン注入等による作 り分けを不要となし、工程数を大幅に削減することが可 能となる。また、エミッタ、ベースの分離を自己整合で 行えるため、微細化による高性能化が可能となる。



【特許請求の範囲】

1 【請求項1】 電気的に分離された少なくとも2層の電 気伝導膜を有し、

第1層の電気道電障をベース電板、第2層の電気道電膜 をエミッタ電極とした第1のトランジスタと、

該第1層の電気導電膜をエミッタ電極、第2層の電気導 電膜をベース電極とした第2のトランジスタと、を備え たことを特徴とする半導体装置。

【請求項2】 電気的に分離された少なくとも2層の電 気導電膜を有し、

第1層の電気導電膜内に形成された関口部内部に形成さ れた第2層の電気導電膜を有した第1のトランジスタ Ł,

該第1層の電気導電膜外部に形成された第2層の電気導 電膜を有した第2のトランジスタと、を備えたことを特 徴とする半導体装置。

【請求項3】 電気的に分離された少なくとも2層の電 気導電膜を有し、

第1層の電気導電膜により形成されたベース電極及びこ のペース電極内に形成された関口部内に形成された第2 20 層の重気薬電膜により形成されたエミッタ電板を右した 第1のトランジスタと、

該第1層の電気導電膜により形成されたエミッタ電極及 びこのエミッタ電極外部に形成された第2層の電気導電 際により形成されたペース電極を有した第2のトランジ スタと、を備えたことを特徴とする半導体装置。

【請求項4】 半導体基板に第1の絶縁膜を形成する工 程と、

該第1の絶縁膜を開口する工程と、

第1の電気導電膜を形成する工程と、第2の絶縁膜を形 30 ストの相補型パイポーラトランジスタを実現するにはど 成する工程と、

該第2の絶縁膜、第1の電気導電膜の積層膜を加工する 工程と、

該第2の絶縁隊、第1の電気導電際の積層隊の一部に第 2の開口部を形成する工程と、

該第2の絶縁膜、第1の電気導電膜の積層膜及び第2の 開口部の側壁に第3の絶縁膜を形成する工程と、

第2の電気導電膜を形成する工程と、を備えたことを特 徴とする半導体装置の製造方法。

【請求項5】 半導体基板に第1の絶縁膜を形成する工 40

該第1の絶縁膜を開口する工程と、

第1の電気導電膜を形成する工程と、

第2の絶縁膜を形成する工程と、

該第2の絶縁膜、第1の重気導電膜の積層膜を加工する 工程と、

該第2の絶縁膜、第1の電気導電膜の積層膜の一部に第 2の開口部を形成する工程と、

該第2の絶縁膜、第1の電気導電膜の積層膜及び第2の 開口部の側壁に第3の絶縁膿を形成する工程と、

第2の電気導電膜を形成する工程と、第1の電気導電膜 を拡散額として第1導電型の拡散層を形成する工程と、

第2の電気導電膜を拡散源として第2導電型の拡散層を 形成する工程と、を備えたことを特徴とする半導体装置 の製造方法

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置及びその 製造方法に関し、さらに詳しくは、高性能相補型(Co 10 mplementary) バイボーラトランジスタに係 る。

[0002]

【従来の技術及び発明が解決しようとする課題】超高 速、低消費電力LSI実現のためのデパイスとして、相 補型パイポーラトランジスタが注目されている。この種 の例としては、1993 IEEE 「AnnPN 30 GHz 32GHz fT Complementar y Bipolar Technology;Onai ら」に記載されたものが知られている。このような相補 型パイポーラトランジスタでは、NPNトランジスタ、 PNPトランジスタの特性の悪い方のデパイスで性能が 決定されるため、各々の特性を合わせることが望ましい が従来例ではNPNトランジスタ、PNPトランジスタ が完全に対称な形をしており、このような観点からは有 利である。しかしながら、ベースポリサイド電極、エミ ッタボリシリコン電極のイオン注入等による作り分けが 必要であり、プロセスステップの増大を招き、TAT、 コストの面で不利となる問題があった。

【0003】この発明が解決しようとする課題は、低コ のような手段を識じればよいかという点にある。

[0004]

【課題を解決するための手段】そこで、請求項1記載の 発明は、電気的に分離された少なくとも2層の電気伝導 膜を有し、第1層の電気導電纜をベース電極、第2層の 電気導電膜をエミッタ電極とした第1のトランジスタ と、その第1層の重気道雷隊をエミッタ電極、第2層の 電気導電膜をペース電極とした第2のトランジスタと、 を備えたことを、その解決手段としている。

【0005】また、請求項2記載の発明は、電気的に分 離された少なくとも2層の電気導電膜を有し、第1層の 電気導電膜内に形成された開口部内部に形成された第2 層の電気導電膜を有した第1のトランジスタと、第1層 の電気導電膜外部に形成された第2層の電気導電膜を有 した第2のトランジスタと、を備えたことを特徴として いる。さらに、請求項3記載の発明は、電気的に分離さ れた少なくとも2層の電気導電膜を有し、第1層の電気 導電膜により形成されたベース電極及びこのベース電極 内に形成された閉口部内に形成された第2層の電気導電 50 聴により形成されたエミッタ電板を有した第1のトラン ジスタと、第1層の電気導電膜により形成されたエミッ 夕電極及びこのエミッタ電極外部に形成された第2層の 電気導電膜により形成されたベース電極を有した第2の トランジスタと、を備えたことを特徴とする。

[0006]また、請求項4記載の発明は、半導体基板 に第1の絶縁膜を形成する工程と、第1の絶縁膜を開口 する工程と、第1の電気道電膜を形成する工程と、第2 の絶縁膜を形成する工程と、第2の絶縁膜、第1の電気 導電膜の積層膜を加工する工程と、第2の絶縁膜、第1 工程と、該第2の絶縁膜、第1の電気導電膜の積層膜及 び第2の開口部の側壁に第3の絶縁膜を形成する工程 と、第2の電気導電膜を形成する工程と、を備えたこと を、解決方法としている。

【0007】さらに、請求項5記載の発明は、半導体基 板に第1の絶縁膜を形成する工程と、該第1の絶縁膜を 開口する工程と、第1の電気導電膜を形成する工程と、 第2の絶縁膜を形成する工程と、該第2の絶縁膜、第1 の電気導電膜の積層膜を加工する工程と、該第2の絶縁 臓、第1の電気道電腦の積層膜の一部に第2の関口部を 20 形成する工程と、該第2の絶縁膜、第1の電気薬電膜の 積層膜及び第2の開口部の側壁に第3の絶縁膜を形成す る工程と、第2の電気導電膜を形成する工程と、第1の 電気導電膜を拡散源として第1導電型の拡散層を形成す る工程と、第2の電気導電際を拡散源として第2導電型 の拡散層を形成する工程と、を備えたことを、解決方法 としている。

[0008]

【作用】この発明においては、例えば、NPNトランジ と、またNPNトランジスタのエミッタ電極をPNPト ランジスタのベース電極と、各々同一の電気導電膜で構 成することで、従来必要であったベース電極、エミッタ 電板のイオン注入等による作り分けが不要となり、プロ セスステップの増大を防止し、短TAT (Turn A round Time;半導体生産者からユーザーに製 品が供給されるまでの時間)、低コスト化を実現する作 用がある。また、例えば、NPNトランジスタ、PNP トランジスタ共にエミッターベース分離を同一の絶縁膜 のサイドウォール等にて自己整合(セルフアライン)で 40 行えるため、微細化による高性能化を可能にする作用を 有する。

[0009]

【実施例】以下、この発明に係る半導体装置及びその製 造方法の詳細を図面に示す実施例に基づいて説明する。 なお、図1 (A)、(B) 及び図2 (A)、(B) は、 NPNトランジスタ及びPNPトランジスタ(基板PN Pトランジスタ)のシリコン基板の上部断面図である。 【0010】まず、図1 (A) に示すように、P型のシ

3 を形成した後、0.5~1.0 umの隙厚のN型のエ ピタキシャル層14を形成する。次に、PNPトランジ スタ形成領域にPウェル15を形成する。これらの領域 は、NPNトランジスタ及びPNPトランジスタのコレ 素子問分離膜16をLOCOS技術を用いて形成する。 続いて、素子問分離膜16の直下に、アイソレイション 用のP+拡散層17を形成する。なお、このP+拡散層1 7は、上記したPウェル15と同時に形成してもよい。 の電気導電膜の積層膜の一部に第2の開口部を形成する 10 そして、PNPトランジスタ形成領域にイオン注入によ りベース層18を形成する。さらに、基板全面にCVD 法にて100nm程度の膜厚のSiO2膜19を形成し た後、NPNトランジスタのペース/エミッタ形成領域 と、PNPトランジスタのエミッタ形成領域とのSiO 2膜19に、ドライエッチング技術にて開口を形成す

> [0011]次に、図1(B)に示すように、100~ 200nm程度の膜厚のP+型のポリシリコン膜20を CVDにて堆積させた後、隙厚200~400nmのS iOo瞠21をCVDにて形成し、NPNトランジスタ のペース電板とPNPトランジスタのエミッタ電板とを 残し、既存のドライエッチング技術により、同図(B) に示すようにポリシリコン膜20及びS1O2膜21を 加工する。

[0012] その後、既存のドライエッチング技術に て、NPNトランジスタのベース/エミッタ形成領域を 加工、開口する。次に、CVD等により10~20nm 程度の際厚のSiOs膜を形成し、イオン注入を行い、 図2 (A) に示すようなベース拡散層22を形成する。 スタのベース電極をPNPトランジスタのエミッタ電極 30 さらに、CVDにて膜厚400~600nm程度のSi O2 膜を堆積させ、全面エッチバックを行うことによ り、NPNトランジスタ、PNPトランジスタのエミッ タ/ベース電極分離用のサイドウォール23を形成す る。このとき、PNPトランジスタのペースコンタクト 形成領域のSiOz膜19を除去し、シリコン層を露出 させる。なお、このときSiOzの対Si高選択比エッ チ技術を用いることで、オーバーエッチ時のシリコンの エッチング量が抑制できる。

【0013】その後、図2(B)に示すように、CVD にてN*型のポリシリコン膜24を形成し、既存のドラ イエッチング技術にて加工することにより、NPNトラ ンジスタのエミッタ形成部、PNPトランジスタのベー スコンタクト形成部にそのポリシリコン膜24を残存さ せる。次に、熱処理を行いP*型のポリシリコン20か らの不純物拡散により、NPNトランジスタのベースコ ンタクト25及びPNPトランジスタのエミッタ26 を、またN+のポリシリコン膜24からの不純物拡散に よりNPNトランジスタのエミッタ27及びベースコン タクト28を各々形成する。その後、既存の配線技術を リコン基板 1 1 にN: 埋め込み層 1 2 と P: 埋め込み層 1 50 用いて各電板を形成すれば太宝施側の半道体装置が完成 する。

【0014】本実施例においては、NPNトランジスタ のベース電極をPNPトランジスタのエミッタ電極と、 またNPNトランジスタのエミッタ電極をPNPトラン ジスタのペース電極と、各々同一の電気導電纜で構成す ることで、従来必要であったベース電極、エミッタ電極 のイオン注入等による作り分けが不要となり、プロセス ステップの増大を防止し、短TAT (Turn Aro und Time:半導体生産者からユーザーに製品が 供給されるまでの時間)、低コスト化を実現できる。ま 10 た、NPNトランジスタ、PNPトランジスタ共にエミ ッターベース分離を同一の絶縁膜のサイドウォール等に て自己整合(セルフアライン)で行えるため、微細化に よる高性能化が図れる。

【0015】以上、実施例について説明したが、本発明 はこれに限定されるものではなく、構成の要旨に付随す る各種の設計変更が可能である。

[0016]

【発明の効果】以上の説明から明らかなように、この発 明によれば、NPNトランジスタのベース電板をPNP 20 18…ベース層 トランジスタのエミッタ電極と、またNPNトランジス タのエミッタ電極をPNPトランジスタのペース電板 と、各々同一の電気導電膜で構成することで、従来必要 であったベース電極、エミッタ電極のイオン注入等によ る作り分けが不要となり、プロセスステップの増大を防 止し、短TAT (TurnAround Time:半

導体生産者からユーザーに製品が供給されるまでの時 間)、低コスト化を実現できる。また、NPNトランジ スタ、PNPトランジスタ共にエミッターベース分離を 同一の絶縁膜のサイドウォール等にて自己整合(セルフ アライン) で行えるため、微細化による高性能化が図れ る効果を奏する。

[図面の簡単な説明]

【図1】 (A) 及び (B) は本発明の実施例を示す断面

【図2】(A)及び(B)は本発明の実施例を示す断面 図。

【符号の説明】

11…シリコン基板

12…N+埋め込み層

13…P+埋め込み層

14…エピタキシャル層 15…Pウェル

16…素子問分離膜

17…P*拡散層


19···SiO:膜 20…ポリシリコン膜

2 1 ··· S i Oz膜

22…ベース拡散層

23…サイドウォール 24…ポリシリコン膜

[図1]



[図2]

